顶点资讯2021年11月5日消息，楷登电子（Cadence DesignSystems, Inc）发布了业内首批经过验证的IP（芯片设计套件）。几周之前，外围部件互连专业组（Peripheral Component Interconnect Special Interest Group，简称PCI SIG）发布 PCIe 6.0 规范的最终草案。

        PCI是由英特尔于1991年提出，并与Compaq、DEC、HP、IBM和AST等100多家企业联合组件了PCI集团。PCI SIG拥有并管理开放式行业标准---PCI规范，并负责定义和实现新的I/O（输入/输出）规范。目前，全球有900多家业界领先企业加入了PCI SIG。

        楷登电子新发布的IP已经上市，芯片开发人员在设计过程中可以获得PCIe 6.0 支持并对其进行测试。

        该IP包含一个基于数字信号处理器（DSP）的PHY（物理接口）和一个控制器。控制器支持 PCIe 6.0 的所有关键特性，比如四级脉冲幅度调制 (PAM4) 信号、FLIT模式、高达 64 GT/s 的数据传输速率（双向）、L0p 功率状态和低延迟前向纠错（FEC），而且采用多数据包处理架构，在X16配置重支持高达1024位宽的数据路径。

        该IP还专门为台积电设计了N5节点，能够提供给图形处理器、SSD控制器、AI/ML/HPC加速器以及其它需要支持PCIe 6.0高带宽特殊应用集成电路（ASIC）的开发人员使用。

        除IP封装，楷登电子还提供了采用N5节点的PCIe 6.0测试芯片。该测试芯片能够在所有数据速率下，测试PCIe 6.0实现的信号性能和完整性。

        该测试芯片集成了一个PAM4/NRZ双模发射器，在提供最佳信号的同时，还能保证信号的对称性、完整性和线性度，使信号维持在低抖动的状态。为了具备复杂的数据恢复功能，测试芯片还集成了一个能够负载传输速度达到64GT/s时，超过35dB的通道损耗和信号损伤的接收器。